<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">2018-05-06 16:41 GMT+02:00 Andreas Klebinger <span dir="ltr"><<a href="mailto:klebinger.andreas@gmx.at" target="_blank">klebinger.andreas@gmx.at</a>></span>:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">

<div bgcolor="#FFFFFF">[...] If we only consider 16byte (DSB Buffer) and 32 Byte (Cache Lines) 
relevant this reduces the possibilities by a lot after all. [...]<br></div></blockquote><div><br></div><div>Nitpick: Cache lines on basically all Intel/AMD processors contain 64 bytes, see e.g. <a href="http://www.agner.org/optimize/microarchitecture.pdf">http://www.agner.org/optimize/microarchitecture.pdf</a> </div></div></div></div>